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NAND2x1 
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(µA) Either PMOSFET  8.8  122 (v1) IN1 = “Chain”, IN2 = Vss  Either NMOSFET  7.4  113 PMOSFET #2  6.5  121 (v2) IN1 = Vss, IN2 = “Chain”  Either NMOSFET  6.5  113 Either PMOSFET  10.7  242 
NOR2x1   























The DC‐DFF  is  a modification  of  a  90‐nm  IBM Dual  Interlocked  Cell  (DICE) design  [52],  implemented  to  increase  the  speed  of  its  operations  due  to  faster switching  between  the  complementary  logic.  It  also makes  use  of  its  four  internal nodes  to  transmit data. The  internal  structure  is based upon a  standard  two‐input NAND function (i.e., NAND2), however some input connections are changed to enable redundancy within the internal nodes. 
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Cell Description 












The  nominal  operation  of  the  cell  can  be  understood  by  examining  the procedure  for overwriting  the state of  the memory portion of  the DC‐DFF. Assume 
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A double exponential current source is used to represent an SET in all of the simulations presented in this chapter. The damping factor for the rise of the current pulse  is  50  ps.  The  length  of  the  pulse  is  sufficent  to  cause  errors  between  clock edges.  The  amplitude  of  the  current  is  1  mA,  so  that  the  effect  of  the  current  is saturated in the circuit level simulation. The tail current damping factor is 500 ps, see Figure 50.c (IO_sink). 
Data Line SET 
SETs on the data line were simulated with the input and memory circuits  in static mode. The SET was generated at internal nodes. Simulations were performed to  determine  if  the  SET was  latched  by  the  next  DC‐DFF.  Several  conditions were evaluated including: (1) an initial logic state 0 in the DC‐DFF with a next logic state 0, (2) an initial logic state 0 with a next logic state 1, (3) an initial logic state 1 with a next  logic state 0, and (4) an  initial  logic state 1 with a next  logic state 1. The  first condition  propagates  a  constant  logic  0  through  the  shift  register,  while  the  last condition  propagates  a  constant  logic  1.  The  middle  two  conditions  represent 
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alternating logic states that propagate through the shift register. No soft errors were observed for any of these conditions on the output of the DC‐DFF.  








SETs on  the clock  line were analyzed  for  this  circuit  (the clock  line was not hardened  to  SETs).  Clock‐line  SET‐induced  upsets  will  not  occur  if  the  input  data signal is held constant (logic state 1 or 0). However, when alternating logic state from 1 to 0 back to 1 (or vice versa), a clock‐line SET occurring at the incorrect time may change the stored state early or cause failure to sample the  logic state correctly.  In general,  SETs  on  the  clock  lines  could  show  up  when  the  input  data  value  is alternated, but not when the input is constant. A comparison of bit errors that occur during  switched  input  versus  constant  input can  determine  errors  induced  on  the clock distribution circuit. If more upsets are observed when using alternating data as opposed  to  constant  data,  then  clock‐line  SETs  are  contributing  to  this  increased upset rate. 
Internal DC­DFF Single Event 
SETs internal to the DC‐DFF that prohibit the memory circuit from loading the proper  state were  simulated  similarly  to  the  SETs  on  the  data  lines.  The  circuit  in Figure 49 was operated in a shift register fashion. As previously stated, there were no  errors  observed  in  the  SET  on  the  data  line  simulations  (Figure  50);  errors observed here result from ion strikes in the DC‐DFF, causing the DC‐DFF input circuit to  be unable  to write  the  correct  data  into  the memory  circuit. All  four  conditions 
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defined above were simulated: a constant input of either logic state 0 or 1 and two alternating  data  patterns  (1   0  and  0   1).  There  were  no  soft  errors  for  the constant data condition, therefore the design of the DC‐DFF is hardened against SETs when the data are constant.  
There  are  many  sources  of  soft  errors  for  the  alternating  data  patterns.  If more  upsets  are  observed  for  alternating  data  as  opposed  to  constant  data,  then internal  DC‐DFF  single  events will  contribute  to  this  increase  in  upset  sensitivity. These  internal DC‐DFF single events  represent a new clock dependent mechanism, and will be discussed in more detail later. 
Input Circuit Single Events 















The  simulation  results  show  that  single  events  on  both  PMOSFETs  and NMOSFETs in the input circuit prevent the input data from being written to the DC‐DFF. The  simulation  results  also  show  that  this would only occur  in one direction, either on the data transition from logic state 0 to logic state 1 or from logic state 1 to logic state 0. This is dependent on the  location of the transistor  in the  input circuit design. In Figure 52, the input data transition from logic state 0 to logic state 1 at the time  of  the  single  event  (at  2.5  ns)  is  output  correctly. However,  on  the next  data input  transition  from  logic  state  1  to  logic  state  0,  the  output  data  is  blocked  and therefore, incorrectly output. 
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Memory Circuit Single Events 


















The  DC‐DFF  cells  were  used  to  design  a  shift  register  string  using  IBM’s CMOS9SF  process.  The  circuit  includes  built‐in  self‐test  (BIST)  to  evaluate  the DC‐DFF at high frequencies [48, 53]. Two circuit layouts (standard and guard‐band) are evaluated during single event effects testing.  
V­CREST Test Chip Design 
The shift register string design was based on the Circuit for Radiation Effects Self Test (CREST) as originally described by Marshall et al. [53]. This original concept implements built‐in self‐test  (BIST) of SiGe  flip‐flops  (FFs) to measure single event upset  in  shift  register  stings.  It  enables SEU experiments  at high operating  speeds, reduced  challenges  with  test  chip  input/output  pad  design  and  packaging,  and removed  requirements  for  high  frequency  cabling  at  the  test  facilities.  It 
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accomplishes these features by integrating the clock and the data pattern from a 127‐bit  pseudo‐random  number  generation  onto  the  test  chip.  It  also  moves  the error/upset detection circuit onto the test chip. This integration significantly reduces the switching frequency needed for the test chip input/output.  





The  V‐CREST  circuit  can  distinguish  between  errors  caused  by  SETs  in  the clock path versus those in the data path [48, 54]. The clock distribution network uses its last buffer to drive four FFs. SETs on the clock distribution network would affect all four FFs, thereby distinguishing SETs in the clock distribution network from other errors.  If  all  four  FF  shift  registers  showed  an  error,  then  the  error  flag  is  not triggered. Finally, the clock distribution design includes both the clock and its inverse so that clock signals are not generated within a FF.  
Two different DC‐DFF  layouts were evaluated, one utilized guard‐bands and the other did not [54, 55]. The transistor placement was the same for both designs. The size of each layout was also exactly the same. 
Heavy Ion Test Results 



















The  susceptibility  of  the  input  and  memory  circuits  was  analyzed  by simulating  ion strikes  to all  circuit nodes. The simulations  show  the DC‐DFF  is not susceptible to data line SETs but is susceptible to clock line SETs and internal DC‐DFF single  events.  The  heavy  ion  testing  of  the  DC‐DFF  shows  a  much  higher  cross‐section when propagating the alternating input data versus constant input data when clocked. Therefore, the higher cross‐section can only be explained by clock line SETs and internal DC‐DFF single events.  
The  SEU  cross‐section,  Figure  56,  for  the  guard‐band  design  (150  MHz  – 1010‐GB) is  lower than that for the non‐guard‐band design (150 MHz – 1010). The guard  band  was  not  applied  to  the  transistors  in  clock  distribution  circuitry. Therefore,  for  the standard design,  the  internal DC‐DFF single event upsets are the 
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largest  contributor  to  the  cross‐section.  If  the  clock  line  SETs  were  the  larger contributor, then the cross‐sections would be approximately equal because the clock distribution network on  the chip was exactly  the same. Therefore,  internal DC‐DFF single event upsets are clock‐dependent and are a significant contributor to the error cross‐section. 
The simulation results reveal that all 32 of the NMOSFETs and PMOSFETs in the two input circuits and all 16 of the NMOSFETs in the two memory circuits were susceptible  to  this  mechanism.  Therefore,  48  potential  transistors  factor  into  the upset cross‐section for this mechanism. Also, SETs that prevent a state change can be longer than SETs that change the state. This factor leads to an increased probability of occurrence. 
NAND2 logic cells were simulated as the fundamenal building block of the DC‐DFF to determine the generated SET pulse widths as a function of collected charge. Dasgupta et al. [42] describe SET currents with a prompt and a shelf component, and that model was implemented with dual double‐exponential current sources, one for the current shelf and one for the prompt component. The shelf level was a function of the node’s restoring current and was independent of the node’s capacitance, but the prompt  component was  dependent  upon  both  the  restoring  current  and  the  node capacitance. If the load on a circuit node is increased, then only the prompt current source will change. When an SET attempts to prevent a state change, it does not have to overcome the node’s capacitance, so there is no prompt current source. 
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Black et al. [59]  9 %  14.3%  8.3%  Cell Count x 131075 










Total  Errors  Observed
























(cm2) INVx1  107  3000  1.50 x 10‐7  5.35 x 10‐9 
NAND2x1  128  3000  3.37 x 10‐7  14.40 x 10‐9 
NOR2x1  89  3000  9.91 x 10‐8  2.94 x 10‐9 



























add_1x1x  22         add_2x2x  9         add_6x6x  1         addh_1x1x  2         addh_3x3x  1         and2_1x  17         and2_3x  6         and2_4x  4         and3_1x  3         ao21_1x  1         ao21_3x  2         aoai211_1x  7         aoi21_1x  45         aoi21_2x  11         aoi21_3x  5         aoi21_8x  1         aoi21_b1_1x  6         aoi21_b1_2x  1         aoi21_b2_1x  8         aoi21_b2_2x  1         aoi22_1x  5         aoi22_3x  1         
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buf_10x  6         buf_16x  2         buf_1x  2         buf_3x  3         buf_8x  1         delay1_4x  1         inv_1x  58  0.30  15.0  0.54  0.54 inv_2x  35         inv_30x  1         inv_3x  17         inv_4x  3         inv_6x  1         nand2_1x  114  0.30  33.7  1.44  1.98 nand2_2x  43         nand2_3x  6         nand2_4x  4         nand2_5x  4         nand2_6x  1         nand2_8x  1         nand2b0_1x  27         nand2b0_2x  1         nand2b0_4x  14         nand3_1x  3         nand3_2x  1         nand3b0_1x  47         nand3b0_2x  3         nand4_1x  1         nor2_1x  51  0.19  9.91  0.29  2.26 nor2_2x  1         nor2_3x  6         nor2b0_1x  5         nor2b0_4x  1         nor3_1x  1         nor3b0_1x  1         nor4_1x  1         oa21_1x  2         oai21_1x  50         oai21_2x  2         oai21_3x  3         oai21_4x  8         oai21_6x  2         oai211_1x  1         oai21b0b1_1x  4         oai21b0b1_4x  1         
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# Loops to set‐up, evaluate and populate output buffer array #‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐  OutputBuffer = []  # Method to dump results buffer to file def clearBuffer(out_buff):   global FNAME,FDEL   f=open(FNAME,'a')   for buff in out_buff:     f.write("%d%s%.3e%s" % (buff[0],FDEL,buff[1],FDEL))     for i in range(len(buff[2])):       f.write("%.4f%s" % (buff[2][i],FDEL))     f.write("%.4f\n" % buff[2][‐1])   f.close()    def singleEventCallback(evt):   global svList,doViewer,OutputBuffer,MAXBUFFER   # Compact notation    Qs = [svList[i].total_energy/0.0225 for i in range(len(svList))]    #### Or, the long way   #Qs = []   #for i in range(len(svList)):   #  Qs.append(svList[i].total_energy/22.5)    if max(Qs) < 1.0: return # if there's nothing more than 0.1 fC, return)    eventNumber = mred.runMgr.GetEventCount()‐1   weight = mred.evtAct.ComputeEventWeight(evt)   variance = weight**2    print "Event #%d:" % (eventNumber),    for i in range(len(svList)):     print "Q%d=%.4f(fC)" % (i,Qs[i]),   print "Statistical Weight=%.3e" % (weight)    OutputBuffer.append([eventNumber,weight,Qs])    if len(OutputBuffer) > MAXBUFFER:     clearBuffer(OutputBuffer)     OutputBuffer = []        sys.stdout.flush()    if doViewer:     mred.dx.displayMredEvent(evt)  # set Particle takes atomic number and atomic mass  mred.gun.setParticle('ion', 8, 18) #Oxygen, 2.2 LET mred.gun.energy=183*MeV  #Spatial sampling "directionalFlux" is like a broadbeam experiment. Randomizes over a plane in the direction # of the gun direction vector.  mred.gun.random_spatial_sampling = "directionalFlux" mred.gun.random_use_device_radius=True mred.gun.direction=vector3d(0,0,‐1)  # There is no need to do this in our case, at least not right now  # Accumlate histograms  #mred.accumulate_histograms = True #mred.hdf5.file_path=("/home/blackda1/hdf5_output") #mred.hdf5.file_name="stack_Random40MeV10Runs.hdf5" #mred.hdf5.write_output_files=True 
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// // Module: tb_set_test_structure_8bit_core // // Description: test bench of the 8bit_core // // Author:  DL // // Last created:  4/24/2008  // SET signal added to testbench 04/01/09 // ~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~ // Modified by AS, 3/2011 // //‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐ // Modified by DAB, 5/2011 //  // Added BS, fault injection library //~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~  module tb_set_test_structure_8bit_core;     parameter PERIOD = 10;     parameter BUS_WIDTH = 8;     real se_delay;     real end_delay;     real range_end;     real se_len;     reg [BUS_WIDTH‐1:0] a_in, b_in, a_in_1, b_in_1, a_in_2, b_in_2;     reg [2:0] func_in, func_in_1, func_in_2;     reg reset_in, clk_in;       wire [BUS_WIDTH*2‐1:0] y_out;   reg [BUS_WIDTH*2‐1:0] compare;   set_test_structure_8bit_core set_test_structure_8bit_core(   .a_in(a_in),   .b_in(b_in),   .func_in(func_in),   .reset_in(reset_in),   .clk_in(clk_in),   .y_out(y_out)   );    initial begin     clk_in = 1'b0;     reset_in = 1'b0;     #(PERIOD);     #(PERIOD);     reset_in = 1'b1;   end      initial begin     forever #(PERIOD/2) clk_in = ~clk_in;   end 
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      //SET Loop     initial begin        $singleEventInit(); //      $pseudoRandomSeed(seed); //      $display ("SET SEED TO %d",seed);        se_delay=($pseudoRandom(range_end*10*1000)/1000.0);       end_delay=se_delay+10.0;       #se_delay begin     $singleEventTransient(tb_set_test_structure_8bit_core.set_test_structure_8bit_core,se_len*1000.0);     $display("UPSET %16d, %16d, %16d, %16d, %16d, %16d, %16f", $time, $stime,$realtime,func_in,a_in,b_in,se_len);       end       #end_delay $stop;   end         always @* begin     case (func_in_2)         //nothing         3'b000:          begin           compare <= 16'd0;         end         //add         3'b001:          begin           compare <= a_in_2 + b_in_2;         end         //sub         3'b010:         begin           compare <= a_in_2 ‐ b_in_2;         end         //multi         3'b011:         begin           compare <= a_in_2 * b_in_2;         end         //div         3'b100:         begin           compare <= a_in_2 / b_in_2;         end             //comp                  3'b101:         begin           if(a_in_2 > b_in_2) begin             compare <= 16'd2;           end else if (a_in_2 < b_in_2) begin             compare <= 16'd1;           end else if (a_in_2 == b_in_2) begin             compare <= 16'd0;           end else  begin             compare <= 16'd3;           end          end         //a 
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        3'b110:         begin           compare <= a_in_2;         end         //b       3'b111:       begin         compare <= b_in_2;       end     endcase   end        //this basically delay the inputs for 2 cycle, and the compare to the output of the core   //it first loops through b, from 127 to 0, then a, from 0 to 127   //then it goes from func from 0 to 7   // if there is a mis compare, it will print out the error   always @ (negedge clk_in) begin     for(func_in = 0; func_in < 8; func_in = func_in + 1) begin       for(a_in = 0; a_in < 127; a_in = a_in + 1) begin         for(b_in = 127; b_in != 0; b_in = b_in ‐1) begin           a_in_1 <= a_in;           a_in_2 <= a_in_1;           b_in_1 <= b_in;           b_in_2 <= b_in_1;               func_in_1 <= func_in;           func_in_2 <= func_in_1;           //$display("TIME %16d, %16d, %16d, %16d, %16d, %16d", $time, $stime,$realtime,func_in,a_in,b_in);           if (y_out != compare) begin             $display("ERROR %16b, %16b, %16d, %16d, %16d, %16d, %16d, %16f", y_out, compare,func_in,a_in,b_in, y_out, compare,se_len);             $stop;           end           #(PERIOD);         end       end     end     $finish;   end  endmodule;      
 
